Intervista | "Le conversazioni sulla potenza ARM vs. x86 sono false" Robert Hallock di Intel sulla strategia di Lunar Lake e su come sia ben posizionata per sfidare la narrativa sull'efficienza di ARM

NBC: Si dice che Lunar Lake (LNL) offra 100 TOPS di prestazioni AI totali. Quale sarà l'obiettivo di potenza che verrà raggiunto rispetto a Meteor Lake?

RH: I processori Lunar Lake per i computer portatili aumenteranno in modo significativo le capacità di elaborazione dell'AI, con un massimo di 120 TOPS da CPU, GPU e NPU (combinate). Questo rappresenta un aumento di tre volte rispetto ai nostri attuali prodotti Meteor Lake. Supponendo che lei stia chiedendo informazioni sui TDP dei prodotti, le specifiche come queste saranno condivise più vicino al lancio.

Tuttavia, abbiamo rivelato che il consumo energetico del pacchetto Lunar Lake è generalmente ridotto del 40% rispetto a Meteor Lake, quindi si può tranquillamente supporre che l'aumento delle prestazioni di Lunar Lake non avvenga al costo di un TDP elevato. Le prestazioni/watt sono sostanzialmente migliorate per i notebook.

NBC: Oltre agli E-cores Skymont, Lunar Lake dispone anche di E-cores standalone in un'isola a basso consumo (LP), come nel caso di Meteor Lake? Se sì, si tratta di una configurazione 4+4+2?

RH: Nella generazione di prodotti Meteor Lake, la nostra configurazione completa era: 2C2T LP E-cores, 8C8T E-cores e 6C12T P-cores (totale 16C22T). Il complesso LP E-core è stato generalmente abbastanza buono nel limitare i carichi di lavoro come la riproduzione video e le teleconferenze, ma non è stato sempre in grado di raggiungere questo obiettivo perché i conteggi dei thread a volte superavano la dimensione 2C2T del complesso.

Guardando al complesso 8C8T di core E, questi erano abbastanza bravi ad essere efficienti, ma i nuovi core E di Lunar Lake ("Skymont") offrono prestazioni 1,68 volte superiori alla stessa frequenza e possono funzionare con una potenza attiva inferiore.

A causa del netto miglioramento perf/W di Skymont, abbiamo deciso di unire l'idea di E-cores e LP E-cores in un'unica soluzione: Il complesso di core E 4C4T di Lunar Lake è anche l'isola a basso consumo. I core Skymont ci offrono una gamma più ampia di prestazioni e di potenza, il che ci permette di semplificare il design guadagnando terreno sia in termini di efficienza energetica che di prestazioni di calcolo.

Non è detto che in futuro prenderemo sempre la stessa serie di decisioni, dato che le tecnologie dei core e dei processi cambiano, ma questo è ciò che aveva senso nella generazione attuale e siamo estremamente soddisfatti della "gamma dinamica" di prestazioni e potenza che il complesso Skymont può offrire.

NBC: Qual è il motivo per cui non è stato abilitato l'hyperthreading sui core P con LNL? Capisco che i core P sono abbastanza capaci in questo momento, ma non avrebbe senso abilitare un'opzione HT almeno nel BIOS per i computer portatili con limiti di potenza più elevati?

RH: All'epoca dell'introduzione dell'Hyperthreading, si trattava di una soluzione intelligente per aumentare le prestazioni senza dover inserire più core fisici. Ma tutti i tecnici sanno che un thread SMT non offre necessariamente le stesse prestazioni di un thread "reale" su un core fisico.

Ci rendiamo conto che si tratta di una conversazione piuttosto radicale, considerando che l'SMT è una caratteristica tipica da quasi 20 anni. Ma stiamo entrando in un'era in cui le tecnologie di processo e le architetture dei core possono consentire una serie di decisioni di progettazione nuove o diverse.

Con Lunar Lake, abbiamo deciso attivamente di eliminare l'Hyperthreading perché Skymont e Lion Cove (e i loro successori) ci permettono di ottenere prestazioni, potenza e area migliori di quelle che può offrire l'SMT. In altre parole: i "core reali" stanno rapidamente diventando una soluzione migliore rispetto ai thread SMT.

Questo non sarà sempre vero per tutti i prodotti e tutti i segmenti, ma è la risposta migliore per un prodotto come Lunar Lake, che cerca di massimizzare le prestazioni per watt in scenari a bassissimo consumo.

Questo approccio porta a un miglioramento multidimensionale significativo: eliminando l'SMT, i nuovi core P forniscono il 15% in più di prestazioni per watt, il 10% in più di prestazioni per area del die e il 30% in più di prestazioni per potenza/area.

NBC: I valori PL1/PL2 e le configurazioni TDP di LNL saranno simili a quelli che vediamo oggi con Meteor Lake (MTL), o possiamo aspettarci che siano più alti?

RH: Non abbiamo ancora rivelato questi dettagli, ma lo faremo al momento del lancio. Rimanete sintonizzati!

NBC: Possiamo aspettarci che Thunderbolt 5 e Wi-Fi 7 diventino mainstream con i computer portatili LNL?

RH: Immagino che si vedranno alcuni progetti di sistemi che adottano un controller Thunderbolt 5 autonomo, ma Lunar Lake include Thunderbolt 4 integrato e questa sarà la soluzione più comune. I sistemi Lunar Lake richiedono un minimo di due porte Thunderbolt 4, una su ciascun lato dello chassis, e il silicio supporta fino a tre porte totali.

Anche il Wi-Fi 7 è integrato nel SoC Lunar Lake e offre progressi significativi rispetto al Wi-Fi 6E. I canali più ampi del Wi-Fi 7 e le tecniche di modulazione avanzate consentono velocità massime teoriche fino a 5,9 Gbps e una migliore affidabilità con una latenza ultrabassa. L'integrazione del MAC digitale, della logica e della memoria nel SoC si traduce in un design più piccolo ed efficiente.

NBC: Sono previste modifiche alle specifiche di Intel Evo con LNL?

RH: Intel fornirà informazioni specifiche sulla nuova edizione Intel Evo al momento del lancio.

NBC: Può spiegare perché Intel ha optato per TSMC N3B invece di un nodo interno a Intel come Intel 4?

RH: Intel ha optato per TSMC N3B per Lunar Lake come parte della sua strategia IDM 2.0, che consente ai nostri team di progettazione di scegliere le tecnologie di processo che soddisfano gli obiettivi di programma, potenza e prestazioni del prodotto. Il tile di calcolo utilizza TSMC N3B, mentre il Platform Controller Tile utilizza TSMC N6, entrambi collegati al tile base 1227.1 di Intel tramite la tecnologia Foveros di Intel.

Anche l'assemblaggio, il collaudo e il confezionamento vengono effettuati negli stabilimenti Intel. Prodotti diversi possono determinare una serie di scelte diverse in termini di tecnologia di processo, ma la nostra strategia IDM 2.0 ci permette di fare queste scelte piuttosto che affidarci esclusivamente alla tecnologia di processo.

NBC: Secondo quanto abbiamo sentito finora, non crede che lo schema di denominazione possa confondere i non addetti ai lavori, soprattutto perché sembra che non ci siano più le etichette H, HX e U?

RH: Anche se non abbiamo ancora rivelato i numeri di modello per il prodotto Lunar Lake, la nostra direzione e il nostro intento sono semplici. Forniremo informazioni specifiche al riguardo prima della disponibilità del prodotto.

NBC: In base alla domanda precedente, possiamo vedere SKU H, HX o U lungo la linea o sarà tutto V?

RH: Forniremo informazioni specifiche sulla tabella delle SKU al momento del lancio.

NBC: Panther Lake offrirà il supporto per il backside power delivery o è ancora troppo presto per parlarne?

RH: È troppo presto per parlarne.

NBC: Infine, quali sono i pensieri di Intel sulla nuova ondata di portatili ARM e ci sono piani ARM di Intel di cui può parlare al momento?

RH: Siamo fermamente convinti che le conversazioni in corso sulla potenza ARM vs. x86 si basino su una falsa premessa, perché non è l'architettura del set di istruzioni (ISA) a dettare in generale la potenza.

Il nostro punto di vista è fisico: i transistor costano energia. Un progetto di CPU che aggiunge un numero di core, aumenta le dimensioni della NPU, aumenta le dimensioni della grafica o aggiunge la complessità del tessuto non è gratuito. Queste decisioni aumentano intrinsecamente il consumo di energia del pacchetto e i TDP, fino a raggiungere il valore di quello che i consumatori vedono storicamente nei processori Windows/Linux convenzionali.

In altre parole: l'implementazione delle funzionalità e delle prestazioni che il mercato si aspetta ha un "costo tipico", indipendentemente dall'ISA x86 o ARM. Quindi, se l'aggiunta di complessità costa energia su qualsiasi ISA, diventa una battaglia tra quale serie di scelte progettuali produce le migliori prestazioni/potenza/area (PPA) per soddisfare le aspettative dei consumatori.

Riteniamo che Lunar Lake abbia la giusta serie di scelte progettuali per vincere:

- L'architettura Skymont E-core aumenta l'IPC del 68%, permettendoci di migliorare il PPA grazie alla fusione di LP E-cores e E-cores in un unico complesso.
- L'architettura Lion Cove P-core è da +15 a +20% IPC. Inoltre, è stata ripianificata e ripartizionata per essere più scalabile e più precisa nella selezione di tensione/clock.
- Thread Director migliora ancora una volta con le zone di contenimento, che ci permettono di gestire con grazia i casi di potenza parassita in una posizione di bassa potenza.
- Abbiamo aggiunto una cache lato memoria da 8 MB, che può ovviare alla necessità di accedere alla memoria principale on-package. Questo riduce il consumo energetico del SoC su base regolare.
- Abbiamo spostato la memoria sul pacchetto, riducendo il costo energetico PHY della DRAM di circa il 40%.
- Le prestazioni grafiche sono migliorate di 1,5 volte.
- Le prestazioni della NPU sono migliorate di >2 volte a parità di potenza e di ~4 volte in generale.
- Abbiamo costruito un tessuto a basso consumo completamente nuovo per integrare il tile di calcolo.
- Abbiamo basato nuovamente la nostra strategia architettonica in questo prodotto sull'eliminazione delle inefficienze dell'SMT, che ci ha permesso anche di migliorare il PPA

Grazie a scelte come queste, crediamo che Lunar Lake possa ottenere una potenza del package inferiore rispetto ai progetti ARM , ceteris paribus. Siamo entusiasti di dimostrare quanto x86 possa essere a basso consumo in un momento in cui i progetti ARM-on-Windows stanno andando nella direzione opposta.

Proprietario