Le APU AMD Zen 5 Ryzen 8000 Strix Point sfoggeranno un'architettura CPU ibrida, big.LITTLE-esque, e saranno prodotte su processo TSMC a 3 nm
Abbiamo precedentemente riportato sui brevetti di AMD riguardanti un'architettura CPU ibrida simile alla prossima famiglia Alder Lake di Intel e ai cluster di processori big.LITTLE di ARM. Ora, stiamo venendo a sapere che questo approccio ibrido potrebbe presto essere una realtà con Zen 5 Ryzen 8000 previsto per il lancio nel 2024.
Secondo un rapporto di Moepc condiviso da @Avery78 su Twitter, AMD Zen 5 apparentemente con nome in codice Strix Point sarà caratterizzato da un'architettura big,LITTLE-esque con otto grandi core Zen 5 realizzati sul processo a 3 nm di TSMC e quattro piccoli core di cui i dettagli non sono ancora disponibili
Sappiamo che AMD includerà iGPU anche per i processori mainstream da Ryzen 7000 Raphael in poi. Infatti, Raphael è previsto sfoggiare una iGPU Navi 21. Moepc afferma che AMD ha già fissato l'obiettivo delle prestazioni dell'iGPU per Zen 5 Strix Point, ma la pubblicazione non ha divulgato ulteriori dettagli a parte l'affermazione che il sottosistema di memoria sfoggerà "grandi cambiamenti".
Le informazioni di cui sopra dovrebbero essere prese con una sana dose di scetticismo considerando che siamo ancora a qualche anno di distanza dal lancio di Zen 5. Inoltre non sappiamo quale sia l'esatta ibridazione che AMD sta guardando qui e se sia i core grandi che quelli piccoli sono Zen 5 o sarà un mix di Zen 4 e Zen 5 per un migliore utilizzo
Da quello che sappiamo attraverso i diagrammi dei brevetti disponibili, entrambi i cluster di CPU grandi e piccoli potrebbero avere le loro cache L1 indipendenti, ma non siamo ancora sicuri di come si interfaccerebbero con i livelli di cache successivi. Uno dei tre probabili metodi descritti nel brevetto suggerisce lo shadow-writing dello stato dei thread del piccolo cluster L1 al grande cluster L1, in modo che i core più grandi possano iniziare immediatamente ad eseguire i thread passati da quelli più piccoli.
Moepc riporta che TSMC è attualmente in programma per testare 3 nm nel 2021 per essere seguito dalla produzione ad alto volume in H2 2022. Apple si dice che sia un altro grande cliente per il nodo a 3 nm di TSMC oltre ad AMD. È troppo presto per speculare sul tipo di prestazioni e guadagni di efficienza che ci si può aspettare, ma TSMC aveva precedentemente indicato che il nodo a 3 nm permette di ridurre il consumo di energia fino al 25-30%, di aumentare le prestazioni dal 10 al 15% e di aumentare di 1,7 volte la densità dei transistor rispetto al processo a 5 nm.
Fonte(i)
